EUROPEAN PATENT OFFICE

stracts of Japan

JUBLICATION NUMBER

63244768

PUBLICATION DATE

12-10-88

APPLICATION DATE

31-03-87

APPLICATION NUMBER

62078567

APPLICANT: TOSHIBA CORP;

INVENTOR:

SHINADA KAZUYOSHI:

INT.CL.


H01L 27/06 H01L 29/72


TITLE


BIPOLAR CMOS TYPE

SEMICONDUCTOR DEVICE AND

MANUFACTURE THEREOF







ABSTRACT :

PURPOSE: To speed up operations by a method wherein an emitter electrode is built in an emitter region on a semiconductor substrate and the emitter electrode is equipped with side walls.

CONSTITUTION: A diffusion region 21 is provided in a substrate 20 of the plane orientation (100), after which a P-type epitaxial layer 22 is allowed to grow. Next, after the formation of a diffusion region 23, an oxide film 24 is formed, and then a diffusion region 25 is formed so deep as to reach the diffusion region 21. A thermal oxide film 26 is formed, B+ ions are implanted, and a heat treatment is accomplished. A part of the film 26 positioned on a region 27 is allowed to peel off, a polycrystalline silicon film 28 is deposited, and then As+ ions are implanted. A process follows wherein the polycrystalline silicon film 28 is patterned for the construction of electrodes 281, 282, and 283, after which a thermal oxide film 29 is formed, when As diffusing out of an emitter electrode results in an emitter region 30. lons P+ and then B+ are implanted for the realization of a high voltage withstanding structure. A CVD oxide film 31 is deposited, which is next etched back for partial retention. Implantation is accomplished of As+ and BF+2, which is followed by a heat treatment whereby source and drain regions 32₁, 32₂, 33₁, 33₂ and a base region 34 are formed. A passivation film 35 is deposited, and an electrode 36 is built. In this way, base resistance just under the emitter region may be reduced.

COPYRIGHT: (C)1988, JPO& Japio

THIS PAGE BLANK (USPTO)

⑲ 日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭63-244768

⑤Int,Cl,⁴

識別記号

庁内整理番号

砂公開 昭和63年(1988)10月12日

H 01 L 27/06 29/72 3 2 1

7735-5F 8526-5F

審査請求 未請求 発明の数 2 (全6頁)

◎発明の名称

バイポーラーCMOS型半導体装置及びその製造方法

②特 願 昭62-78567

愛出 願 昭62(1987)3月31日

砂発明者 品田

— 蕤

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩

川工場内

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦 外2名

明 細 物

1. 発明の名称

パイポーラーCMOS型半導体装置及がその製造方法

2. 特許請求の範囲

同一半導体基板上に、MOS型トランジスタと パイポーラ型トランジスタとを有するパイポーラ ー CMOS型半導体装置において、

上記半導体基板のエミッタ領域上に形成されたエミッタ電板と、

とのエミッタ電板の倒壁に絶缺膜によって形成されたサイドウォールとを上配パイポーラ型トランジスタが有することを特徴とするパイポーラーCMOS 型半導体装置。

(2) 上記 MO8 型トランジスタは、上記半導体器 板上に絶像膜を介して形成されたゲート電極と、

このゲート電極の側壁に絶象材によって形成されたサイドウォールとを有することを特徴とする特許は次の範囲第1項記載のパイポーラー CMOS 型半導体装置。

(3) コレクタ領域及び内部ペース領域が形成さ

れた半導体基板上にポリシリコン膜を形成する第 1の工程と、

との第1の工程によって形成されたポリシリコン族をエッチングしてエミッタ電極を形成する第 2の工程と、

この第2の工程によって形成されたエミックな 値を被うように、上記半導体基板上に絶縁膜を形 成する第3の工程と、

この第3の工程によって形成された絶縁膜の上 に配化膜を形成する第4の工程と、

このあるの工程によって形成された酸化族をエッチペックして上記エミッタ電極の個盤にサイドウォールを形成する第5の工程と、

上記半導体基板に不純物をイオン住入した後、 熱処理することにより、この半導体基板に外部ペ ース領域を形成する報6の工程とによってパイポーラ型トランジスタが形成されることを特徴とす るパイポーラー CMO8 型半導体後位の製造方法。

3. 発明の評細な説明

[発明の目的]

特開昭63-244768 (2)

(産菜上の利用分野)

この発明は、バイポーラー CMOS 型の半導体装置(以下、Bi-CMOS 型半導体装置と記す)に関する。

(従来の技術)

近年、半導体の技術分野においては、低消費 低力化を図るために、半導体装置に CMOS 回路を 使うことが多くなってきた。また、最近では、単 に低消費低力化を図るだけでなく、高速化を図る ために CMOS 回話にパイポーラトランジスタを付加 した Bi-CMOS 型 半導体装置が注目されている。

従来、この Bi-CMOS 半導体装置は、第3図に示す製造工程に従って形成されていた。

まず、第3凶(a)に示す工程においては、P型シリコン基板1に退択的にN⁺型埋込鉱敷領域2を設けた後、気相収長法にてP型エピタキシャル層(Pepi)3を形成する。次にN⁺型埋込拡散領域2で退するように、NPN パイポーラトランジスタのコレクタ領域となるNウェル拡散層(NWell)4を設ける。続いて、フィールド酸化膜5を形成し、パ

蚊後に、気3図(d)に示す工程において、パッシュペーション酸14を堆積した後、コンタクトを開孔し、さらにアルミニウム塩を15を設けることにより、NMOS、PMOSトランジスタ及びNPNパイポーラトランジスタが同一半導体基板1上に完成する。

以上述べたように従来は、 BI-CMOS 半導体装置を製造するのに、 CMOS トランジスタの製造プロセス中で、 パイポーラトランジスタを製造するようになっている。

しかし、従来は、P⁺型外部ペース領域」』を非自己並合(非セルフアライン)で形成するため、N⁺型ェミッタ領域」」下のペース抵抗 r_{bb}'(第3図(e)参照)が大きくなり、CMOS 回路と同一の基板」上で、ペイポーラトランジスタの高速動作を実現することが困難であった。

(発明が解決しようとする問題点)

以上述べたように、従来の Bi-CMOS 半導体装置にかいては、CMOS 回路と同一半海体基板に高速動作可能なパイポーラトランジスタを搭載するこ

イポーラトランジスタを形成することにたるNゥェル拡散層 ←中に、N+型埋込拡散領域2に遵するように、架いN+型拡散領域 ←を形成する。N+型埋込拡散領域 をは、NPN パイポーラトランジスタのコレクタ領域となるNゥェル拡散船 ←の抵抗を低波するのに有効である。

第3図(b) に示す工程においては、ケート級化膜7を設け、B⁺の低ドーメイオン注入により、P型内部ペース領域8を形成した後、Pドープドポリンリコン膜9を堆積する。

第2図(c)工程においては、ポリシリコン譲りをRIE 法にてパターニングして、NMOS 及び PMOS トランジスタのゲート電磁り、、り、を形成する。続いて、 As+を高ドーズイオン注入して、NMOS トランジスタの N+型ソース、ドレイン領域 10、、10。及び NPN パイポーラトランジスタの P+型ソース、ドレイン領域 12、、12、及び NPN パイポーラトランジスタのP+型外部ペース領域 13を形成する。

とが難しいという問題があった。

そこで、この発明は、CMOS回路と同一半導体基板に高速動作可能なパイポーラトランジスタを容易に搭載可能な B1-CMOS 半導体装置及びその製造方法を提供することを目的とする。

[発明の構成]

(間組点を解決するための手段)

上記目的を選成するために、この発明は、半 等体基板のエミッタ領域上にエミッタ電極を形成 し、このエミッタ電極の観響にサイドウォールを 数けるようにしたものである。

(作用)

上記構成によれば、上記サイドウォールをスペーサとして、エミッタ領域に対して外部ペース 領域をセルフアラインで形成することができるため、エミッタ領域下のペース抵抗を小さくすることができ、パイポーラトランジスタの高速動作を 実現することができる。

(実施別)

以下、図面をお照してこの発明の実施例を辞

排開町63-244768 (3)

細に説明する。

無1 図は一実施例の製造工程を示す図であるが、 ここで、この第1 図を説明する前に、無2 図を使って一実施例の戦略を説明する。

近年、LSI の進展に伴ない、MOS トランジスタの独細化が必須となり、MOS トランジスタのチャネル投がたとえば 0.8~1.2 μmと短かくなる傾向にある。その結果、ショートチャネル効果、ホットエレクトロン耐性が厳しくなり、トランジスタの動作の信頼性が確保できなくなる傾向にある。

このため、第2図回に示す如く、 P⁻型シリコン 出版あるいはNゥエル拡散層 4 1 上にゲート酸化 膜 4 2、As又はPドープポリシリコンゲート電信 4 3 を数け、たとえば低ドーズP⁺あるいはB⁺イオ ン注入により、N⁻型あるいはP⁻型ソース・ドレイ ンは収 4 4 · 4 5 を形成した後、 CVD 敗化膜を矩 切 コンゲートの側壁に O み CVD 敗化膜 4 6 1 · 4 6 5 を 改存させる。 続いて、たとえば高ドーズ As⁺ も るいは BF₂⁺イオン注入により、 N⁺ 型あるいは P⁺

ら P 型内部ベース領域 S 2 中にAo又は P が拡散して形成され、N⁺型エミッタ領域 S 6 に接せずに、かつセルフアラインで作られるため、ベース抵抗rbb'が小さい高速パイポーラ NPN トランジスタが 実現される。

では、第1図の製造工程を示す断面図に従って この発明の一実施例を詳細に説明する。

第1以(6)に示す工程において、ケート級化膜と

型ソース、ドレイン領域41.48を形成すると とにより、冠 LSI に通した信頼性ある NMOS あるい は PMOS トランジスタを備えたCMOS 回路が提供される。

との実施例は、第2図(b)に示す如く、上記技術 を用い、CMOS回路を形成した同一半導体基板上に 略同一プロセスにより高速 NPN パイポーラトラン シスタを搭載するものである。 すなわち、 パイポ ーラトランシスタのコレクタ領域となるNウェル 拡散層 5 1 上のゲート酸化膜を剝離し、内部ペー ス領域となるP型拡散領域52を、まず低ドーズ B⁺在入により形成した後、A●又は P ドープトポリ シリコン膜δ2を堆積し、MOSトランソスタのゲ 一ト電値と同時に加工してエミッタ領域の一部と たるエミッタ単極 5 3 を形成する。この後、前述 した方法によりポリシリコンのエミッタ電視53 の頻盛に CVD 铍化膜 5 d を残存させ、PMOSトラン リスタの P⁺型ソース。ドレイン領域の形成に用い た高ドーメ BF2+イオン注入、その後の無工程によ り P⁺型外形ペース領域 5 5 がエミッタ電 値 6 3 か

な 写 さ 3 0 0 Å の 熱 酸 化 膜 2 6 を 形 成 し 、 B⁺を 4 0 K_eV に て 5 × 1 0¹⁵ cm⁻² イ オ ン 注入 し て 熱 処理を 行 な い 拡 散 弾 さ x J ~ 0.5 μ の P 型 内 部 ペース 領 域 2 7 上 の 熱 酸 化 膜 2 6 を 剝 離 し て 厚 さ 0.4 μ の ポ リ シ リ コ ン 膜 2 8 を 堆 積 し、 A_e+を ポ リ シ リ コ ン 膜 2 8 中 に 5 × 1 0¹⁵ cm⁻² イオン 注入 す る。

第1回(e) に示す工程において、前記ポリシリコン膜 2 8 を RIE 法にて ペターニングして NMOS , PMOS のゲート 観復 2 8 。、 エミッタ 電係 2 8 。を形成した後、ゲート電橋、エミッタ 電係の周囲、解出している P 型内部ペース 領域 2 7 の 没面に 熟 酸化膜 2 9 を形成する。 との時、エミッタ 電極から P⁻ 型内部ペース 領域中に A e が高 磯 底に 拡散されて P e ~ 3 0 Q / D x j ~ 0.1 5 µ の N⁺型 エミッタ 領域 3 0 が形成される。 続いて、 NMOS 及び PMOS トランジスタの信頼性を確保するため、NMOS 及び PMOS トランジスタ形成 箇所に それぞれ P⁺ 及び B + を 5 0 K e V にて 1 × 1 0¹³ cm⁻² イオン住入して 高 計圧 構造を形成する。 との 後、厚さ 0.4 µ の CVD

特開昭63-244768(4)

取化膜31を堆積する。

第1図(d)に示す工程において、前記 CVD 酸化膜 31を RIE 法にてエッチパックしてエミッタ電極 及び MOS トランツスタのゲート電極の関係に CVD 酸化膜31を残存させる。使いて、NMOSトランジ スタのソース,ドレイン領域形成のため Ae⁺を 4 0 KeV にて 5 × 1 0 ¹⁵ cm⁻² 、 PMOS トランジスタ のソース、ドレイン領域及び NPN パイポーラトラ ンジスタの外部ベース領域形成のため BF2⁺を40 KeV にて 5 × 1 0 ^{15 cm-2} イオン注入した後、熱処 理を行ないイオン住人層を観気的に活性として、 NMOS トランジスタのェ」~ 0.4 μ 程度のN⁺低坡及 びN[®]領域から成るソース及びドレイン領域 3 2 i, 3 2 : 、 PMOS トランジスタの x j ~ 0. 4 4 程度 のP⁺領域及びP⁻領域から成るソース及びドレイン 領域 3 3 。 3 3 。、 NPN パイポーラトランジス メの×1~0.2 Aの P⁺型外部ペース領域3 4 が形 成される。

攻後に、第2図(e)に示す工程において、浮さ1 4mのパッシィペーション脱35を堆積して、コン

様々変形実施可能なことは勿論である。

[発明の効果]

以上述べたこの発明によれば、エミッタ電極の偶性に酸化膜によってサイドウォールを設けるようにしたので、これをスペーサとして外部ペース領域をエミッタ領域に対してセルファラインで形成することができ、エミッタ領域下のペース抵抗を小さくすることができる。

4. 図面の制単な説明

第1図はこの発明の一実施例の製造工程を示す断面図、第2図は一実施例の製略を説明するために示す断面図、第3図は従来のBi~CMOS 半導体装置の製造方法の一例を示す断面図である。

20… P⁻ 型シリコン密板、21…N⁺型埋込拡散 領域、22… P 型エピタキシャル層、23… N ウェル拡放層、26…フィールド酸化炭、25…N⁺ 型拡散領域、26…熱酸化炭、27… P 型内部ペース領域、28…ポリシリコン膜、29…熱取化 膜、30… N⁺型エミッタ領域、31… CVD 酸化膜、321、321、331、331… J 331… J 331… メクトを開孔をし、アルミニュウムーシリコンな 速36を設けてBI-CMOS半導体装置が完成する。

この実施例によれば、MOSTRのゲート電極 28;。
28。個壁破化膜 3 1 をパイポーラトランジスタのエミッタ電便 2 8。の側壁にも改存させサイドウォールを形成することにより、このサイドウォールをスペーサとしてP⁺型外部ベースをN⁺型エミッタ傾域 3 0 にセルファラインで形成することができるため、高速動作に通した Bi-CMOS 半導体送低を実現することができる。

なかとの発明は、先の実施例2に限定されるものではない。


例えば、先の実施例においては、ケート可徳、エミッタ軍徳共に Ao ドープドポリシリコン膜を使用する場合を説明したが、ケート軍艦としてPドープドポリシリコン膜を用いてもよい。 史に、N⁺型エミッタ領域をフィールド酸化膜に接してあるいは接しないように形成しても本発明は実現できる。


この他にも発明の受旨を逸脱しない範囲で度々


レイン領域、3 4 … P⁺型外部ペース領域、3 5 … パックペーション膜、3 6 … アルミニューム - シ リコンな症。


出數人代理人 弁理士 鈴 江 武 彦


特開昭63-244768 (5)














第 1 図

特別四63-244768 (6)





第 3 🗵



第 3 図